입문자부터 실무자까지 반드시 알아야 할 핵심 용어 150여 개를 7개 카테고리로 분류하여 집대성했습니다. Ctrl+F를 활용해 필요한 용어를 찾아보세요.
1. 반도체 기초 및 산업 구조
| 용어 (영문) | 상세 설명 |
|---|
| 웨이퍼 (Wafer) | 반도체 집적회로의 기반이 되는 실리콘(Si) 재질의 얇은 원판입니다. |
| 잉곳 (Ingot) | 웨이퍼를 만들기 위해 실리콘을 고온에서 녹여 기둥 모양으로 만든 결정체입니다. |
| 팹리스 (Fabless) | 생산 시설 없이 반도체 설계와 마케팅에만 집중하는 전문 기업입니다. (예: NVIDIA, Qualcomm) |
| 파운드리 (Foundry) | 설계 데이터를 받아 위탁 생산을 전문으로 하는 제조 기업입니다. (예: DB하이텍, TSMC) |
| IDM (Integrated Device Manufacturer) | 설계부터 생산까지 전 과정을 독자적으로 수행하는 종합 반도체 기업입니다. (예: 삼성전자, SK하이닉스, Intel) |
| OSAT (Outsourced Semiconductor Assembly and Test) | 웨이퍼 생산 이후 패키징과 테스트를 전문으로 하는 후공정 전문 기업입니다. |
| 적층 (Stacking) | 용량을 키우기 위해 반도체 칩이나 셀을 수직으로 쌓아 올리는 기술입니다. |
| 수율 (Yield) | 웨이퍼 한 장에서 얻을 수 있는 정상 칩의 비율로, 반도체 제조 효율성을 나타내는 핵심 지표입니다. |
| 무어의 법칙 (Moore's Law) | 약 2년마다 반도체 칩에 집적되는 트랜지스터 수가 2배로 증가한다는 경험 법칙입니다. |
| 클린룸 (Clean Room) | 반도체 제조를 위해 미세먼지, 온습도, 진동이 극도로 제어된 청정 제조 공간입니다. |
2. 전공정 (Front-end): 노광 및 식각
| 용어 (영문) | 상세 설명 |
|---|
| 노광 (Photolithography) | 빛을 이용하여 마스크의 회로 패턴을 웨이퍼 위에 그려 넣는 핵심 공정입니다. |
| EUV (Extreme Ultraviolet) | 극자외선을 이용한 차세대 노광 기술로, 7나노 이하의 초미세 회로 구현에 필수적입니다. |
| DUV (Deep Ultraviolet) | 심자외선 노광 기술로, ArF나 KrF 광원을 사용하여 회로를 형성합니다. |
| PR (Photoresist) | 포토레지스트. 빛에 반응하여 물리적/화학적 성질이 변하는 감광액입니다. |
| 마스크 (Mask/Reticle) | 회로 패턴이 그려진 유리 기판으로, 노광 공정에서 원본 사진 필름 역할을 합니다. |
| 식각 (Etching) | 화학 물질이나 플라스마를 이용해 웨이퍼에서 필요한 부분 외의 영역을 깎아내는 공정입니다. |
| 건식 식각 (Dry Etch) | 플라스마나 활성 기체를 사용하여 미세한 회로를 수직으로 정밀하게 깎는 방식입니다. |
| 습식 식각 (Wet Etch) | 화학 용액을 사용하여 넓은 면적을 빠르게 깎는 방식입니다. |
| 애싱 (Ashing) | 식각 공정 후 남아있는 포토레지스트(PR)를 고온의 산소 플라스마로 태워 제거하는 공정입니다. |
| OPC (Optical Proximity Correction) | 빛의 회절 현상으로 인한 패턴 왜곡을 미리 계산하여 마스크 형상을 보정하는 기술입니다. |
3. 전공정: 증착, 이온주입, CMP
| 용어 (영문) | 상세 설명 |
|---|
| 증착 (Deposition) | 웨이퍼 위에 나노미터 두께의 얇은 막(박막)을 입히는 공정입니다. |
| CVD (Chemical Vapor Deposition) | 기체 상태의 화학 반응을 통해 박막을 형성하는 방식입니다. |
| PVD (Physical Vapor Deposition) | 물리적 방식(증발, 스퍼터링)으로 입자를 날려 박막을 형성하는 방식입니다. |
| ALD (Atomic Layer Deposition) | 원자 층 단위로 층층이 쌓아 올려 매우 얇고 균일한 막을 형성하는 최신 증착 방식입니다. |
| 이온 주입 (Ion Implantation) | 전기적 특성을 부여하기 위해 반도체 기판에 불순물(도펀트)을 고에너지로 주입하는 공정입니다. |
| 확산 (Diffusion) | 고온 환경에서 불순물을 웨이퍼 내부로 스며들게 하여 전기적 특성을 조절하는 공정입니다. |
| CMP (Chemical Mechanical Polishing) | 화학적 반응과 기계적 연마를 동시에 사용하여 웨이퍼 표면을 평탄하게 만드는 공정입니다. |
| 세정 (Cleaning) | 공정 중 발생한 파티클이나 오염물을 화학 약품으로 완벽하게 제거하는 과정입니다. |
| 박막 (Thin Film) | 웨이퍼 위에 증착된 아주 얇은 두께의 절연막 또는 금속막입니다. |
| 스퍼터링 (Sputtering) | 이온 입자를 타겟(소재)에 충돌시켜 튀어나온 입자를 웨이퍼에 입히는 PVD의 일종입니다. |
4. 반도체 소자 및 설계 기술
| 용어 (영문) | 상세 설명 |
|---|
| DRAM (Dynamic RAM) | 전하를 저장하여 데이터를 유지하지만 주기적으로 충전이 필요한 휘발성 메모리입니다. |
| NAND Flash | 전원이 꺼져도 데이터가 저장되는 비휘발성 메모리로, 대용량 저장 장치(SSD)에 쓰입니다. |
| SRAM (Static RAM) | 속도가 매우 빠르지만 가격이 비싸 CPU 캐시 메모리 등에 사용되는 휘발성 메모리입니다. |
| Logic IC (로직 반도체) | 논리 연산을 수행하는 반도체로, CPU나 모바일 AP가 이에 해당합니다. |
| CMOS Image Sensor (CIS) | 빛을 전기 신호로 변환하여 사진을 찍는 디지털 카메라의 두뇌 역할을 하는 센서입니다. |
| AP (Application Processor) | 스마트폰의 두뇌. CPU, GPU, 모뎀 등이 하나로 통합된 SoC입니다. |
| GPU (Graphics Processing Unit) | 병렬 연산에 특화되어 그래픽 처리뿐만 아니라 AI 연산에도 널리 쓰이는 가속기입니다. |
| NPU (Neural Processing Unit) | 인간의 뇌 구조인 신경망을 본떠 인공지능 연산에만 특화시킨 차세대 프로세서입니다. |
| FinFET (지느러미 트랜지스터) | 게이트를 입체적인 지느러미 모양으로 만들어 전류 누설을 막은 3차원 트랜지스터 구조입니다. |
| GAA (Gate-All-Around) | 게이트가 채널의 4면을 모두 감싸는 구조로, FinFET의 한계를 뛰어넘는 최첨단 트랜지스터 기술입니다. |
5. 후공정 및 첨단 패키징 (Next-Gen Packaging)
| 용어 (영문) | 상세 설명 |
|---|
| HBM (High Bandwidth Memory) | 여러 개의 DRAM 칩을 수직으로 쌓아 데이터 전송 폭을 극대화한 AI 특화 초고속 메모리입니다. |
| TSV (Through Silicon Via) | 칩 내부에 수만 개의 구멍을 뚫어 수직으로 전류를 통하게 만드는 핵심 연결 기술입니다. |
| WLP (Wafer Level Package) | 웨이퍼 상태에서 패키징 공정을 완료하여 크기를 획기적으로 줄이는 기술입니다. |
| SIP (System In Package) | 서로 다른 기능을 가진 개별 칩들을 하나의 패키지 안에 담아 시스템을 구현하는 기술입니다. |
| Bumping (범핑) | 칩과 기판을 연결하기 위해 칩 표면에 납볼(Solder Ball) 등을 형성하는 공정입니다. |
| Wire Bonding (와이어 본딩) | 금이나 구리선을 사용하여 칩과 리드 프레임을 연결하는 전통적인 패키징 기술입니다. |
| Flip Chip (플립 칩) | 칩을 뒤집어 회로 단자와 기판을 직접 연결하여 신호 간섭을 줄이고 성능을 높인 기술입니다. |
| Hybrid Bonding (하이브리드 본딩) | 칩 사이에 범프 없이 구리(Cu)와 구리를 직접 붙여 데이터 전달 효율을 극대화하는 차세대 본딩 기술입니다. |
| Dicing (다이싱) | 전공정이 끝난 웨이퍼를 개별 칩으로 자르는 공정입니다. (다이아몬드 소 또는 레이저 사용) |
| Molding (몰딩) | 외부 충격으로부터 칩을 보호하기 위해 에폭시 수지(EMC) 등으로 감싸는 성형 공정입니다. |
6. 테스트 및 품질 관리 (Test & Reliability)
| 용어 (영문) | 상세 설명 |
|---|
| EDS (Electrical Die Sorting) | 웨이퍼 상태에서 개별 칩들의 전기적 특성을 검사하여 불량을 선별하는 첫 테스트입니다. |
| Probe Card (프로브 카드) | 테스트 장비와 웨이퍼를 연결해주는 수천 개의 미세한 핀이 달린 핵심 부품입니다. |
| Burn-in Test (번인 테스트) | 고온, 고전압 등 극한 환경에서 신뢰성을 검사하여 잠복된 불량을 사전에 걸러내는 공정입니다. |
| Final Test (파이널 테스트) | 패키징까지 완료된 최종 제품의 성능이 규격에 맞는지 최종 확인하는 단계입니다. |
| DFT (Design for Test) | 칩 설계 단계부터 테스트가 쉽도록 전용 회로를 추가하는 기법입니다. |
| Reliability (신뢰성) | 제품이 수명 기간 동안 고장 없이 정상적으로 작동할 수 있는 성능 지표입니다. |
| Handler (핸들러) | 초저온/고온 환경을 조성하고 테스트 전후의 칩을 자동으로 분류 및 이동시키는 장비입니다. |
| Yield Management (수율 관리) | 불량 원인을 분석하여 팹 내부의 공정 조건을 개선함으로써 수율을 높이는 활동입니다. |
| JTAG | 메인보드에 결합된 상태에서 칩 내부의 연결 상태를 검사하기 위해 칩 내부에 심어놓은 테스트 규격입니다. |
| SEM (Scanning Electron Microscope) | 주사전자현미경. 미세 회로의 결함을 눈으로 확인하기 위해 나노 단위까지 고배율로 관찰하는 장치입니다. |
7. 차세대 소재 및 산업 트렌드
| 용어 (영문) | 상세 설명 |
|---|
| SiC (탄화규소) | 기존 실리콘보다 고온/고전압에 강해 전기차 전력 반도체용으로 각광받는 차세대 소재입니다. |
| GaN (질화갈륨) | 스위칭 속도가 빠르고 열 발생이 적어 초고속 충전기나 통신 장비에 쓰이는 화합물 반도체 소재입니다. |
| Epitaxy (에피택시) | 기존 결정과 동일한 방향을 가진 완벽한 결정층을 성장시키는 박막 형성 기술입니다. |
| FO-WLP (Fan-Out WLP) | 칩 영역 밖까지 입출력 단자를 배치하여 성능을 높이고 두께를 줄인 최첨단 패키지 기술입니다. |
| PIM (Processor-In-Memory) | 메모리 내부에서 연산 기능까지 수행하여 데이터 이동 거리를 줄이고 연산 속도를 높인 차세대 지능형 반도체입니다. |
| FOW (Fan-Out Wafer Level) | 삼성전자 등에서 주력으로 밀고 있는 범용 패키징 공법으로 비용 효율성이 높습니다. |
| High-NA EUV | 기존 EUV보다 더 정밀한 렌즈를 사용하여 2나노 이하 공정에서 패턴을 더 미세하게 그리는 차세대 노광 장비입니다. |
| Chiplet (칩렛) | 거대한 프로세서를 기능별로 나눠 각각 제조한 뒤 하나의 패키지로 합쳐 수율과 비용을 최적화하는 기술입니다. |
| Backside Power Delivery | 전원선들을 칩의 앞면이 아닌 뒷면에 배치하여 회로의 혼선을 줄이고 성능을 극대화하는 설계 기술입니다. |
| Stochastic Error | 극미세 노광 공정에서 발생하는 무작위적 패턴 오류로, 2나노 이하 제조의 새로운 난제입니다. |
반도체는 하나의 기술만 안다고 해서 전체를 이해할 수 없습니다. **전공정(회로 구현)**과 **후공정(성능 극대화)**이 어떻게 조화를 이루는지, 그리고 최근의 **AI 수요**가 어떻게 패키징 기술의 판도를 바꾸고 있는지를 주시하세요. 이 용어집이 여러분의 통찰력 확보에 밑거름이 되길 바랍니다.