UMC 파운드리 비즈니스와 T/O 프로세스
대만 최초의 파운드리인 UMC(United Microelectronics Corporation)는 성숙 공정(Mature Node)부터 BCD, RFSOI, eHV 등 특화 공정에 이르기까지 폭넓은 포트폴리오를 보유하고 있습니다. 고객 전용 포털인 **MyUMC**를 통한 테이프-아웃(Tape-out, T/O) 절차와 시제품 제작 서비스인 **MPC (Multi-Project Chip)** 활용법을 실무적 시각에서 정리합니다.
1. MyUMC Portal 및 기술 자산 확보
MyUMC 온라인 센터
- 통합 관리: 24시간 실시간 기술 문서 다운로드 및 온라인 주문 시스템
- 기술 자산: FDK(Foundry Design Kit), DRM, 기술 로드맵(TSR) 확보
- IP 도서관: UMC 자체 및 제휴 IP 파트너(Foundation IP) 라이브러리 접근
공급망 모니터링 (SCM)
- WIP Tracker: 웨이퍼 생산 진행 상항 실시간 확인
- 품질 보고서: PCM(Process Control Monitoring) 데이터 및 수율 데이터 확인
- Shipping Info: 최종 제품 출고 및 배송 추적 시스템
2. MPC (Multi-Project Chip) 셔틀 프로그램
| 항목 (Category) | 서비스 상세 가이드 및 설계자 고려사항 |
|---|---|
| MPC 서비스 정의 | UMC의 MPW(셔틀) 브랜드로, 복수의 설계 제안서를 하나의 마크스 세트로 구성하여 제작 비용을 분담하는 비용 절감 프로그램입니다. |
| 예약 및 일정 | MyUMC 내 셔틀 캘린더를 통해 정기 일정을 확인합니다. (Logic, RF/Mixed-Signal, HV 고전압 등 공정별 분리 운영) |
| 데이터 고정(Fix) | MPC 마감일은 타 파운드리보다 보수적으로 운영되는 경향이 있으므로, 최소 1~2주 전에는 최종 DRC Clean 데이터를 준비해야 합니다. |
3. FDK 기반 물리적 검증 전문 가이드
UMC FDK 및 Runset 활용
4. 최종 데이터 제출 및 핸드오버 (T/O Flow)
T/O Submission 절차
- 데이터 준비: **GDSII** 또는 **OASIS** 데이터 포맷팅
- IDC (Initial Design Checklist) 작성: 설계 기초 조건 및 공정 정보 전산 입력
- CDTI (Customer Database Info) 기입: 레이어 맵 및 마스크 옵션 최종 확인
- MyUMC 업로드: 보안 데이터 전송 포털을 통한 데이터 전송
- Foundry Review: UMC 엔지니어링 팀의 데이터 무결성 검토 및 컨펌
Tip: 데이터 관리 포인트
UMC는 특정 성숙 공정에서 독자적인 레이어 매핑 규칙을 사용하는 경우가 많으므로, FDK 내의 **Layer Map File**이 설계 시 사용하는 툴과 정확히 일치하는지 반드시 사전 체크해야 합니다.
5. UMC 특화 공정(BCD/RFSOI/eHV) 설계 가이드
BCD / eHV
고전압 PMIC 제조에 강점을 지닙니다. High-voltage용 소자 배치 시 이격 거리 및 가드링(Passivation) 규칙을 엄격히 적용해야 합니다.
RF/Mixed-Signal
MIM/MOM 커패시터 및 인덕터 옵션 설계 시 기생 성분(Parasitic) 추출 정확도를 높이기 위한 **PEX 가이드**를 준수하십시오.
eNVM
Embedded Flash 기술 적용 시, 로직 회로와의 전압 차이를 고려한 절연 영역(Isolation) 확보가 T/O의 주요 검토 항목입니다.
엔지니어를 위한 최종 권고
UMC 테이프-아웃의 성공은 설계 완료 후의 대응보다 **설계 초기 단계의 FDK 환관 설정**에 달려 있습니다. 특히 65nm/55nm 등 대량 양산 공정에서는 공정 변동성(Variability)을 고려한 **DFM(Design for Manufacturing)** 가이드라인이 MyUMC 내에 별도로 제공되니, 이를 적극 활용하여 양산 수율을 조기에 확보하십시오. 모든 데이터 전송 후에는 **MPC 팀**의 검토 통보를 수시로 확인하여 초기 컨펌 작업에서 지연이 발생하지 않도록 주의해야 합니다.